Recentemente, o Brasil se tornou membro Premier da RISC-V International, com representação do Ministério de Ciência, Tecnologia e Inovação. Com essa conquista, o Brasil se destaca como referência no fomento à adoção do padrão aberto de conjunto de instruções RISC-V, liderando especialmente na América Latina.
RISC-V Brasil visa reunir a comunidade dedicada a tornar o Brasil uma nação independente no desenvolvimento de tecnologias essenciais, como semicondutores, processadores com uso do padrão aberto RISC-V, supercomputadores (HPC) e Inteligência Artificial.
O padrão aberto RISC-V, cuja especificação é gerida pela RISC-V International, sediada em Zurique, Suíça, é reconhecido por sua flexibilidade, escalabilidade e neutralidade. Sua adoção tem crescido exponencialmente, com previsão de crescimento em adoção de até 50% ao ano até 2030.
RISC-V Brasil contará com a presença de profissionais do mercado, membros do meio acadêmico, institutos de pesquisa, associações e empresas, tanto nacionais quanto internacionais.
Data: 14 de junho de 2024
Horário: 9:00 - 18:00 (horário de Brasília)
Local: Instituto de Pesquisas Eldorado, Campinas, São Paulo
Agenda:
10:00 – 10:30 am | Opening Session: Eldorado Institute and Brazilian Ministry of Science, Technology and Inovation | Roberto Soboll, Managing Director at ELDORADO Institute Henrique Miguel, Director of the Department of Science, Technology, and Digital Innovation - DECTI Luciana Santos, Brazilian Minister of Science, Technology, and Innovation |
10:30 – 10:50 am | RISC-V is Inevitable | Calista Redmond, CEO, RISC-V International |
10:50 – 11:10 am | Ventana Microsystems | Balaji Baktha, CEO, Ventana Microsystems |
11:10 – 11:40 am | Brazilian Strategy on Semiconductors, HPC, and AI | Alessandro Campos, General Coordinator of Semiconductor Technologies, MCTI |
11:40– 12:00 pm | Cadence | Marcelo Silva, Cadence |
12:00 – 1:30 pm | Lunch | |
1:30 – 2:30 pm | RISC-V and Design Houses | Chipus, Lumentum, and Hwit |
2:30 – 2:50 pm | CI Inovador | Fernanda Lima Kastensmidt, UFRGS |
2:50 – 3:10 pm | RISC-V Matrix-based Accelerator | Prof. Guido Araújo, Eldorado/Unicamp |
3:10 – 3:30 pm | Architecting the Future: Design and Implementation of RISC-V Edge Computers | Marcelo Zuffo, USP |
3:30 – 4:00 pm | Break | |
4:00 – 4:20 pm | Case HID/Acura: A RISC-V Chip for Complex Automated Vehicle Identification using the HashData Chipinventor EDA tool | Mario Paiva M.F. do Prado, Von Braun Labs |
4:20 – 4:40 pm | How to develop support for custom instructions in LLVM/Clang for RISC-V | Felipe Magno de Almeida, Expertise Solutions |
4:40 – 5:00 pm | mC32RFBR | Fernando Magno, UFMG |
5:00 – 5:20 pm | Retrocomputing with RISC-V as a Learning Platform | Mario Gazzino and Jecel Assumpção, UFABC/USP |
5:20 – 5:40 pm | RISC-V and Aerospace | CTI Renato Archer e PFE Insper |
5:40 – 6:00 pm | Closing Session | Eldorado Institute |
Participe desse encontro e ajude a fortalecer a posição do Brasil na vanguarda das tecnologias essenciais!