23 set - 2023 • 09:00 > 23 set - 2023 • 12:00
Durante a oficina será apresentado de modo prático o fluxo de desenvolvimento de projetos digitais de semicondutores e conceitos teóricos básicos utilizados nos projetos digitais de semicondutores como, por exemplo, a linguagem de descrição de hardware (HDL) Verilog. Será utilizada ferramenta EDA online desenvolvida pelo Centro de Pesquisas Avançadas Wernher von Braun que compreende todo o fluxo de projetos e permite a prototipagem por placa FPGA (Field Programmable Gate Array).
Cancelamentos de pedidos serão aceitos até 7 dias após a compra, desde que a solicitação seja enviada até 48 horas antes do início do evento.
Saiba mais sobre o cancelamentoVocê poderá editar o participante de um ingresso apenas uma vez. Essa opção ficará disponível até 24 horas antes do início do evento.
Saiba como editar participantesRua Professor Doutor Euryclides de Jesus Zerbini, 1516, Prédio H11, Parque Rural Fazenda Santa Cândida
Campinas, SP
Mescla Puc Campinas
O espaço Mescla trata-se de uma iniciativa promovida pela PUC-Campinas com objetivo de estimular atividades de inovação e empreendedorismo.
Os dados sensíveis são criptografados e não serão salvos em nossos servidores.
Acessa a nossa Central de Ajuda Sympla ou Fale com o produtor.